(74)汉明码的VHDL实现

先产生4位信息码，用伪随机序列产生器；然后用encode编码。为了进行加错先做并串转化，加错时根据输入的另一个伪随机序列的大小决定是否加错。加错后为了方便译码，进行串并转换。再检错译码输出正确的信息码。