VHDL编程中的ALU

算术逻辑单元（ALU）设计 西南交大计算机组成原理实验

4位快速加法器设计，16位快速加法器设计，32位快速加法器设计，MIPS运算器设计，在educoder上测试已通过

由侯伯亨，刘凯，顾新等编著，西安电子科大出版；这是相关课程的课件，可供初学者参考

vhdl中有用的27个程序，涉及多种语句

让多位数码管呈现一定特征进行闪烁的程序,并有详细的过程

用于EDA课程的二进制全加器编程，用的是VHDL语言

使用Xilinx VHDL语言 实现半加器全加器ALU的模拟 其中ALU_cell ALU4 ALU32是逐步实现ALU的深入化

本资源是用Verilog语言书写的32位ARM的ALU设计，FPGA实现。

具有乘法辅助功能的算术ALU设计 有用的可以下来看看

这个ALU被设计了为了6502CPU。这个单位是8位全加法器。