两位16进制加减可逆计数器工程包
时序逻辑电路实验：两位16进制加减可逆计数器工程包包含VHDL源码、引脚配置等所有工程文件，完美测试
用户评论
推荐下载
-
100进制计数器实践报告
1.实现简单的计数与显示，按下清零键，对数码管清零，按下启动键开始计数，计时开始，按下停止键，计时结束2.计时范围从00到993.操作键不要太多。
32 2019-07-26 -
VHDL24进制计数器
VHDL 24-digit counter
34 2019-06-26 -
4进制加法计数器VHDl
4进制加法计数器VHDL实验4进制加法计数器4进制加法计数器
28 2019-07-07 -
60进制计数器时钟电路
60进制计数器Proteus仿真7.4以上版本打开
40 2019-06-05 -
二十四进制计数器
使用Quartusii软件编写的二十四进制计数器，所使用的语言为Verilog.
21 2019-07-10 -
verilog十进制计数器
提供verilog设计十进制计数器源代码及测试代码。
49 2019-04-28 -
10进制异步计数器电路
单片机最小电路分享，集成和开发，为广大硬件开发者和程序设计师所爱
23 2019-04-27 -
verilog60进制计数器
verilog60进制计数器,使用VERILOG语言编写
21 2019-05-06 -
附件_十进制计数器
Attachment - decimal counter
19 2019-06-21 -
60进制计数器VHDL设计
60进制VHDL设计文本，
41 2019-09-27
暂无评论