FPGA IP Cores

采用verilog编写，这里是USB核心的分层视图：usb1_core    |    +-usb_phy    ||    |+-usb_tx_phy    ||    |+-usb_rx_phy 

MC8051IP核的FPGA实现与应用

Altera公司FPGA的免费的ds6850IP核DS6850是Altera公司生产的一款通用异步串口收发器（UART），并提供和微型CPU通讯的并行接口。DS6850资料附加中有。

GenericSerialFlashInterfaceIntelFPGAIPCoreUserGuide

Research and implementation of fpga-ip core configuration scheme in sopc

xilinx 通用IP 详解和设计书本PDF文档，分辨率较好，供参考

详细介绍了基于FPGA的TCP_IP协议实现

Actel公司近日为其FPGA推出一款新的IP内核,该产品为双倍数据率(DDR)的SDRAM存储器提供了高性能的同步接口。 新推的CoreDDR内核具有完全的管道架构,支持1,024MB存储器,能为消

FPGA AXI-CAN IP核详细说明书，内容包括该IP核的功能介绍、使用方法、参数设置、接口说明等。IP核是一种在FPGA中实现特定功能的可重用模块，AXI-CAN IP核是一种用于控制器局域网（

主要介绍了Redis 中spark参数executor-cores引起的异常解决办法的相关资料,需要的朋友可以参考下