基于Verilog的伪随机序列的发生及曼彻斯特编码
本工程为2011年电子设计大赛E题信号发生程序的一部分,实现了伪随机序列的发生及曼彻斯特编码,仿真环境为ISE10.1与ModelSim联合仿真,附有仿真结果图。
用户评论
推荐下载
-
以内存地址为随机源的伪随机数发生器
利用malloc取内存地址作为随机源,利用线性同余法生成随机数
19 2019-05-08 -
伪随机数发生器的FPGA实现与研究
伪随机数发生器的FPGA实现与研究
34 2018-12-07 -
ParkMiller伪随机数发生器PRNG
Park-Miller伪随机数发生器(PRNG)
26 2020-05-31 -
正态分布伪随机数发生器
随着科学技术的发展,工程建设与科学研究对测量定位精度的要求越来越高。这要求测量工作者对测量的仪器、工具与设备进行研究,以此不断提高测量的绝对精度。同时要求系统地研究各种随机误差对测量成果的影响,以便在
31 2019-05-19 -
伪随机数发生器及其应用
常用的伪随机数生成算法,线形同余法,及变换抽样法,均与分布,高斯分布等各种分布
17 2019-05-04 -
伪随机数发生器160位
这是一款采用sha1算法,在C函数库的基础上,用C语言编程制作的一个开发性软件。
40 2018-12-25 -
基于FPGA技术的曼彻斯特编码器设计pdf格式
介绍了FPGA的运用,具体的例子是实现了曼彻斯特编码器
30 2018-12-08 -
32位伪随机码Verilog源程序
关于32位伪随机码Verilog源程序,很好的东西!
55 2019-05-25 -
GLONASS信号伪随机测距码产生程序verilog
基于verilogHDL的GLONASS信号伪随机码产生程序是GLONASS信号的重要组成部分输入时钟CLK为0.511MHz,en为使能端,PRcode_out为输出端
37 2019-05-28 -
利用m文件和simulink生成伪随机序列m序列
在matlab环境下综合m文件和仿真库simulink实现伪随机m序列的产生,也可进行扩展。
37 2018-12-07
暂无评论