乘法器与调制器.pdf
调制器(用来改变频率的时候也称为混频器)与乘法器密切相关。乘法器的输出是其输入的瞬时积。调制器的输出是该调制器其中一路输入的信号(称为信号输入)和另一路输入的信号符号(称为载波输入)的瞬时积。
用户评论
推荐下载
-
用Verilog实现阵列乘法器
用Verilog实现阵列乘法器,采用的是流水线的做法
42 2019-05-28 -
4位乘法器的设计
4位二进制乘法器电路
35 2019-07-29 -
erilog语言编写的乘法器
Multiplier written in erilog language
12 2019-06-25 -
Wallace树乘法器verilog代码
在乘法器的设计中采用树形乘法器,可以减少关键路径和所需的加法器单元数目,Wallace树乘法器就是其中的一种。下面以一个4*4位乘法器为例介绍Wallace树乘法器及其VerilogHDL实现。
92 2019-07-07 -
16位乘法器的编写
4*416位无符号位的乘法器,编写逻辑是按照算数运算来执行的分为4行分别计算,然后移位相加,得出结果
22 2019-07-07 -
FPGA实现16位乘法器
Verilog实现的16为乘法器,并用仿真代码。
37 2019-06-05 -
verilog的布斯乘法器
verilog的布斯乘法器daimaentitybooth16isport(rst:instd_logic;--activehigh;toresetthesystemclk:instd_logic;g
51 2019-06-05 -
vhdl16位乘法器
使用硬件编程语言设计了一个16位加法器并用matlab模拟输入和输出并对这次课程设计进行了总结Matrixcalculationisoneofthefundamentalmathematiccalcu
34 2019-07-09 -
Verilog16位乘法器
通过移位相加的方法,实现两个16位二进制数据的相乘。经过测试,能够得到正确的结果。
59 2019-07-08 -
2进制4位乘法器
2进制4位乘法器源代码编码简单易懂libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;
17 2019-07-12
暂无评论