一本FPGA方面未出版的书

yjdeihc196 63 0 RAR 2018-12-07 16:12:50

第1节 Verilog HDL语言简介 第1节 高速数据连接功能简介--FPGA开发实用教程 第1节 可编程逻辑器件基础 第1节 可配置嵌入式系统 第1节 面向硬件电路的设计思维 第1节 数字信号概述 第2节 FPGA芯片结构 第2节 HDL代码输入 第2节 JTAG电路的原理与设计 第2节 System Generator入门基础 第2节 Verilog HDL基本程序结构 第2节 Xilinx嵌入式开发系统组成介绍 第2节 离散傅立叶变换基础 第2节 实现吉比特高速串行I 第2节 优秀的HDL代码风格 第3节 EDK软件基本介绍 第3节 FPGA的常用配置电路 第3节 VerilogHDL语言的数据类型和运算符 第3节 Verilog建模与调试技巧 第3节 XtremeDSP模块功能介绍 第3节 基于FPGA的开发流程 第3节 基于ISE的开发流程 第3节 基于Rocket IO 第3节 基于System Generator的DSP系统设计 第4节 IMPACT软件使用 第4节 Verilog HDL 语言的描述语句 第4节 Xilinx公司器件简介 第4节 Xilinx公司器件简介.doc 第4节 Xilinx公司原语的使用方法1 第4节 Xilinx公司原语的使用方法2 第4节 XPS软件的基本操作 第4节 乘累加结构的FIR滤波器 第4节 基于System Generator的硬件协仿真 第4节 基于Xilinx FPGA的千兆以太网控制器的开发 第4节 约束文件的编写 第5节 ISE与第三方软件 第5节 Verilog代码书写规范 第5节 XPS软件的高级操作 第5节 XPS软件的高级操作2 第5节 ystem Generator的高级应用 第5节 半_并行FIR滤波器 第5节 使用Xilinx PROM器件存储用户数据 第6节 EDK开发实例 第6节 Xilinx FPGA芯片底层单元的使用 第6节 多通道FIR滤波器 第6节 开发实例

用户评论
请输入评论内容
评分:
Generic placeholder image 卡了网匿名网友 2018-12-07 16:12:50

格式有点乱,内容还行啊

Generic placeholder image 卡了网匿名网友 2018-12-07 16:12:50

确实没有图片 所以限制了文档的阅读理解 不过是免费分享给大家 还是不错的了

Generic placeholder image 卡了网匿名网友 2018-12-07 16:12:50

很好的资源,谢谢楼主,对我帮助很大。只是没有图片,看着有点累。