FPGA电子钟,verilog写分频模块,其他部分均用block完成