数字逻辑电路设计实验用VHDL语言实现的计数器