基于加减交替法除法器的FPGA设计与实3现.pdf

摘要:介绍使用现代EDA手段设计核物理实验常用仪器——定标器的原理和实现方法。新的定标器利用FPGA技术对系统中大量电路进行集成,结合AT89C51单片机进行控制和处理,并增加数据存储功能和RS232

基于FPGA设计的60进制减法器VHDL语言

本文讨论了常用的加减速控制算法以及梯形、指数加减速算法的硬件快速实现方法，并给出了按硬件复用思想进行模块功能设计的加减速控制器及其基于FPGA的硬件设计与实现。

模拟除法器是一种能实现两个模拟量相除的电子器件。目前不仅应用于模拟运算方面,而且已扩展到无线通讯、电视广播、人工神经网路、机器人控制技术等领域。

Viterbi译码的实Matlab现，算法原理，matlab仿真

FPGA高效加法器设计(英文名FPGA Adders: Performance Evaluation and Optimal Design) 粗略介绍了一下xilinx平台下高效加法器的设计

neuq的某课程设计,多年不变,内含multisim的模拟仿真图。需要multisim14才能打开。文件直接打开就可以仿真,都是用的芯片,方便连接。。。。。。。。。。。。。。。。。。。。。

提出了一种高速高精度数据采集系统的设计。ADC高速采样基于时间交替采样结构实现,以FPGA为逻辑控制芯片,DSP为误差矫正算法处理中心。在对系统总体设计各模块进行介绍的基础上,重点分析了系统存在的偏移

COP2000实现乘法器和除法器，课程设计完成版，欢迎下载

由于上传限制大小所以只能分4次传上来,3部分14.5MB,最后一部分5M.《精通WindowsSockets网络开发:基于VisualC++实现》由浅入深、循序渐进地讲解如何使用WindowsSock