国外介绍的异步FIFO设计2

基于SOC异步FIFO的设计与形式验证_张波.caj

FPGA异步FIFO设计中的问题与解决办法.PDF

自己写的一个异步fifo,深度宽度都可自定义,包含binary到gray码,gray码到binary转换,异步时域通信,自定义almost full,almost empty等知识,以verilog写

介绍了DDRSDRAM的接口时序，分析了其在系统中的位、功能和作用，在此基础上提出了设计方案规划。之后着重叙述了基于Stratix．IIGX系列FPGA的DDR2接口的FIFO工程设计，对于主控核心单

DDR_DDR2接口的FIFO设计

ORACLE应用产品和SAP、SSA、SYMIX产品的比较分析，仅提供企业选型参考

系统介绍每种设计模式 国外教材 勿上传小说、mp3、图片等与技术无关的内容.

基于FPGA的高速异步FIFO设计

实现一种异步FIFO的方式比较常用的实现方式

对应于异步多时钟FIFO的testbench文件。