深度解读低功耗高性能乘法器.pdf
在设计超大规模集成电路时,有许多不同的实体需要优化。这些实体往往不能同时优化,只能以牺牲一个或多个其他实体为代价来改进一个实体。高效集成电路的设计在功率、面积和速度方面同时进行,已经成为一个非常具有挑战性的问题。功耗是现代超大规模集成电路设计领域的一个重要参数。在超大规模集成电路中,低功耗超大规模集成电路的设计是满足摩尔定律和生产更多备份和更轻的消费电子产品所必需的。乘法经常出现在有限脉冲响应滤波器、快速傅里叶变换、离散余弦变换、卷积以及其他重要的DSP和多媒体内核中。一个好的倍增器的目标是提供一个物理紧凑,良好的速度和低功耗芯片。在超大规模集成电路设计中,为了节省大量的功耗,降低其动态功耗是一个很好的方向,而动态功耗是总功
用户评论
推荐下载
-
16位乘法器的编写
4*416位无符号位的乘法器,编写逻辑是按照算数运算来执行的分为4行分别计算,然后移位相加,得出结果
22 2019-07-07 -
FPGA实现16位乘法器
Verilog实现的16为乘法器,并用仿真代码。
37 2019-06-05 -
verilog的布斯乘法器
verilog的布斯乘法器daimaentitybooth16isport(rst:instd_logic;--activehigh;toresetthesystemclk:instd_logic;g
51 2019-06-05 -
vhdl16位乘法器
使用硬件编程语言设计了一个16位加法器并用matlab模拟输入和输出并对这次课程设计进行了总结Matrixcalculationisoneofthefundamentalmathematiccalcu
34 2019-07-09 -
Verilog16位乘法器
通过移位相加的方法,实现两个16位二进制数据的相乘。经过测试,能够得到正确的结果。
59 2019-07-08 -
2进制4位乘法器
2进制4位乘法器源代码编码简单易懂libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;
17 2019-07-12 -
VHDL4_16乘法器
VHDL4-16乘法器,用VHDL语言编写
30 2019-05-03 -
数字电路乘法器设计
本实验利用两位二进制数乘法中乘数各位与被乘数相乘后移位相加的原理,拓展得到两个四位二进制数相乘原理。在max+plus2上进行原理图设计和软件仿真,软件通过后,下载到EPF10K10中,在GW48系列
27 2019-05-06 -
8位加法树乘法器
8位加法树乘法器
44 2019-05-06 -
verilog带符号乘法器代码
用带符号的乘子码,首先得到绝对值,最后保存符号位。
38 2019-06-21
暂无评论