存储器论文DDR SDRAM控制器的FPGA实现摘要:DDRSDRAM高容量和快速度的优点使它获得了广泛的应用,但是其接口与目前广泛应用的微处理器不兼容。介绍了一种通用的DDRSDRAM控制器的设计,从而使得DDR SDRAM能应用到微处理器中去。关键词:DDR SDRAM控制器延时锁定回路FPGADDRSDRAM是建立在SDRAM的基础上的,但是速度和容量却有了提高。首先,它使用了更多的先进的同步电路。其次,它使用延时锁定回路提供一个数据滤波信号。当数据有效时,存储器控制器可使用这个数据滤波信号精确地定位数据,每16位输出一次,并且同步来自不同的双存储器模块的数据。DDRSDRAM不需要提高时钟频率就能加倍提高SDRAM的速度,因为它允许在时钟脉冲的上升沿和下降沿读写数据。至于地址和控制信号,还是跟传统的SDRAM一样,在时钟的上升沿进行传输。由于微处理器、DSP等不能直接使用DDRSDRAM,所以本文介绍一种基于FPGA的DDR SDRAM控制电路。图1DDR SDRAM控制器逻辑图1DDR SDRAM控制器的设计1.1总体逻辑图DDRSDRAM控制器的总体逻辑图如图1所示。主要由DDR控制模块(Controller)、DDR接口模块ddr_interface以及延时锁定回路模块(DLL)三部分组成。下面详细介绍各个模块的设计。1.2DDR控制模块的设计DDR控制模块包含了主要的状态转换。处理器通过sys_cmd对DDR控制模块写入命令,完成总线仲裁、解释命令、时序分配等任务。当DDR接口模块对DDR SDRAR数据读写时便进行控制。控制器的状态机如图2所示。控制器开始设置在空闲(Idle)状态,接下去的状态根据控制命令的不同可以是