该实验功能是基于NiosII的CAN环回通信,CAN底层驱动是使用VerilogHDL编写,并封装成IP供Qsys(或PlatformDesigner)使用,功能已验证