暂无评论
EDA参考书,VerilogHDL硬件描述语言CHINA-PUB,很好的资料哦！
Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之 间。数字系统能够按层次描述，
VHDL语言教程，个人感觉还不错，主要是讲语法，没有涉及到CAD工具的使用，如果需要对整个流程有所了解，建议参考其他书籍，本教程适合入门
全面地介绍了VHDL硬件描述语言的基本知识和利用VHDL进行数字电路系统设计的方法。
VHDL hardware description language [PPT]
IEEEVerilogStandardVerilog硬件描述语言的标准,PDF格式。
ABEL硬件描述语言是一种用于数字电路设计的高级硬件描述语言。它提供了一种方便的方式来描述数字电路，通过它可以很容易地描述数字电路的行为和结构。ABEL支持可重用的设计和可读性良好的代码编写，因而备受
VHDL的程序结构特点:将一项工程设计或称设计实体可以是一个元件一个电路模块或一个系统分成外部或称可是部分,及端口)和内部或称不可视部分既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界
VerilogHDL关于硬件描述语言，由于太大压缩文件
手把手教你学习FPGA系列教程_硬件描述语言篇之Verilog HDL代码规范。WWW.EEPW.COM.CN手把手教你学习FPGA系列教程硬件描述语言篇之Verilog HDL代码规范1.代码规范目
暂无评论