vhdl编写的串口程序

VHDL语言编写规范目的是提高书写VHDL代码的可读性、可修改性、可重用性；优化代码综合和仿真结果，指导设计工程师使用VHDL规范代码和优化电路，规范化公司的ASIC/FPGA设计输入，从而做到1、逻

spiVHDL通信编写利用VHDL语言对spi通信进行编写

文章中包含了使用VHDL语言编写的数字钟，含有分秒时 可以调秒调分调时 整点报时等模块

VHDL编写的16位CPU,本人也在学习中欢迎交流

Routines written in VHDL

vhdl编写的MIPS模拟CPU，只不过需要在机子上安装下ghdl的模拟器simulator（google下ghdl的官网），还有就是需要安装perl解释器，因为其中的building是用perl脚本

1、该程序可以实现时钟走时和校时2、一个键控制模式（走时、校时），3个按键分别对应秒，分，时，按一下＋13、上实验板的时候，重新选择芯片和管脚就可以了~

前段时间学校安排了数字逻辑的课程设计，我选择的设计题目是数字锁，现在课程设计结束了，所以把它传到网上，希望能对大家有所帮助，因为实际上只用了三天时间，所以在功能反面可能还不是太完善，设计还有很多不足之

已经经过验证仿真的vhdl分频器代码，适合初学者学习

用vhdl编写的24进制时钟，能数码管显示时分秒。