用于学习怎么用systemVerilog进行验证，对于学习systemVerilog很有帮助。