这里提供一个标准的Verilog/testbench模板,按照这个格式写一般不会出现问题。