SystemVerilog是当前电路设计/仿真/验证的主流硬件描述语言.该资源为SystemVerilog的入门教材.