fifo_verilog代码.rar

本设计是采用Verilog设计的同步FIFO，读写位宽为8位。FIFO需要的RAM是由IP core 例化而来的，时序性能比较好。

PCI总线仲裁参考设计Verilog代码设计

图像采集、控制SDRAM verilog源代码,需要的可以参考,非常详细

coding style style , 风格 优秀的代码风格.docx 114.14 K

Verilog实例代码,主要用于初学者学习代码和开发者查阅,详细介绍了Verilog编程技巧和语法!

数字IC培训课程体系课程内容课时（每课时两节课）第一阶段，语言及工具基础。Verilog/VHDL复习基本编程语言，熟练掌握基本模块的RTL设计流程。2课时ISE/vivado工具的使用，co

一个很简单的openmipscpu代码是用Verilog语言写的，vivado中可以通过仿真

OR1200是OpenRisc家族中最新的一员，也是性能最好的一员。OR1200在使用0.18um及6层金属工艺时，主频可以运行在300MHz，可以提供300Dhrystone、2.1MIPS和300

verilogHDL的poc代码，顶层CPU用波形模拟。测试完全通过。特别注意双向端口和三态门的应用。

ROMVerilog源代码，通过验证，含有".tb"文件以供测试使用