基于FPGA的数字时钟

对宽带接收机的数字下变频的理论有比较详细的论述，对理解数字下变频FPGA实现非常有帮助，虽然没有代码，但通过该文档，结合其他的数字下变频FPGA源代码，应该很快能够掌握数字下变频的FPGA实现。

基于FPGA的数字示波器代码（verilog），采用等效采样，并作VGA显示，可以上下左右移动波形，分为多频段显示。

FPGA的数字滤波系统

针对于fpga的数字钟设计，vhdl源码，课程设计必备

基于FPGA的数字钟的设计

基于FPGA的数字计算器设计，可实现加、减、与、或运算 用4X4键盘输入数据

l、能进行正常的时、分、秒计时功能，分别由6个数码显示24小时、60分钟的计数器显示。 2、能利用实验系统上的按钮实现“校时”、“校分”功能； （1）按下“SA”键时，计时器迅速递增，并按24小时循环

摘要:在FPGA设计中,为了成功地操作,可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压下将导致错误的行为。在设计PLD/FPGA时通常采用如下四种类型时钟:全局时钟、门控时钟、多级逻辑时钟和

其中介绍了fpga中的各类时钟的定义和和使用时应该注意的事项

通过分模块方式，实现时、分、秒的显示，通过八位数码管显示出来。