基于FPGA的数字时钟设计,verilogHDL语言