本文档记载了verilog符号数相加的一些注意要点,希望对你的设计有用··