基于CPLD的数字锁

数字密码锁，4位密码，输错3次上锁，输入管理员密码解锁

不错的密码锁设计，可以作为毕设来用

用verilog写的密码锁，在quartusII上仿真成功

数字密码锁的课程设计

这是我们通信电子实习时做的一个东西,可以下载到DE2的板子上实现相应的功能。 基于QuartusII 的数字密码锁,功能齐全,功能有 1、设计一个电子密码锁,在锁开的状态下输入密码,密码4-8位,低于

基于FPGA的数字密码锁，包括ＶＨＤＬ语言，硬件电路及仿真

VHDL下的数字密码锁，亲测可用。基于Spatan3E

十字路口的交通信号灯控制器，控制A、B两条交叉道路上的车辆通行，

提出了一种以CPLD芯片作为控制核心的智能报警系统。系统主要通过检测电路、DTMF拨号电路、VHDL语言编写的逻辑硬件电路实现报警。利用EDA技术进行系统设计,外围器件少,结构简单,升级和维护方便。通

第1章 数字系统与数字系统设计 第2章 ASIC与PLD 第3章 Altera的CPLD/FPGA 第4章 常用的EDA设计软件 第5章MAX+PLUS II使用指南 第6章 Verilog HDL