此存储库包含用于执行RV32IRISC-V指令（http://riscv.org/）和一些用于测试的外设的简单CPU设计的VHDL源。还包括TerasicDE0-Nano板（包含AlteraCycloneIVFPGA）的项目文件和一些程序（主要是汇编器）来测试设计。主要设计目标是设计的简单性和关于FPGA资源消耗的轻便性。目前，完整的设计在CycloneIVFPGA上约为1400LE，CPU核使用约925LE。在CycloneIV器件上，设计安全可以在超过80MHz的频率下工作，但DE0-Nano板的默认配置仅将其时钟频率设置为50MHz。