论文研究基于VHDL和CPLD实现的HDB3编码器 .pdf

咬尾卷积编码器的VerilogHDL实现，谷骞，别红霞，本文在阐述LTE标准中咬尾卷积编码原理的基础上，使用VerilogHDL语言和FPGA芯片设计并实现了该咬尾卷积码的编码器。在实现过程中本文提

基于惯性测量器件和编码器的导航算法研究，杨柯，王旭阳，本文提出了基于扩展卡尔曼滤波和稳态分量校正的导航算法，解决了加速度和角速度长时间积分后发散的问题。在对惯性测量器件测量误

基于VHDL的卷积码编码器的设计 含源码

基于FPGA的光电编码器干扰消除方法,蓝箭,,光电编码器作为一种位置检测元件,被广泛用于电机轴或者转动机构上检测速度,实现系统的伺服控制。由于现场环境的各种不确定因素

HDB3码的不同表述，可以选一个自己能理解的

基于LC振荡的旋转编码器的研究与设计，刘晨之，，现有的旋转式编码器虽然种类较多，可选择的余地较大，但他们普遍存在的问题是灵敏度高时功耗也大，功耗小时灵敏度也相应较低，二

基于VHDL语言的汉明码编码器和译码器的设计。

AVS编码器帧内预测硬件实现，向红莉，张刚，针对帧内预测的快速算法，由于DSP架构软件顺序执行的局限性难以满足实时性要求，而FPGA以其高速的计算速度和强大的并行处理能力成��

本文首先对JPEG编解码的原理进行了阐述。 其次，用硬件设计语言Verilog HDL对JPEG编码器进行了RTL级建模， 用TOP—down设计方法，给出了各个模块的设计流程和方块图。 第三，对DC

光电编码器的4倍频率CPLD的实现