论文研究数字广播接收机中高速双模分频器的设计 .pdf

分频是EDA中常见的程序，对初学者可以看懂，也容易掌握。

在数字电路中，常需要对较高频率的时钟进行分频操作，得到较低频率的时钟信号。我们知道，在硬件电路设计中时钟信号时非常重要的。 介绍分频器的VHDL描述，在源代码中完成对时钟信号CLK的2分频，4分频，8

如何用verilog代码编写出各种不同的分频器，本文档给你详细讲述奇数分频、偶数分频、小数分频。。。

基于VHDL的分频器，供大家参考学习，接触一段时间VHDL

　　分频器设计制作是要看喇叭具体数据的，最简单的是：几寸的喇叭(高音，中低音)两个喇叭的阻抗各是多少欧。还有就是分频点想选择在多少HZ。衰减选择多少?没有这些初级数据一个最简单的分频器都是弄不好的。　

已经经过验证仿真的vhdl分频器代码，适合初学者学习

在Adhoc无线网络环境下，探索对DSR协议的优化。优化协议是一种结合蚂蚁网络算法，通过运用多径手段来提高路由可靠性的新型Adhoc网络路由协议。该算法采用按需路由方式，不仅用蚂蚁网络算法为源结点提供

基于ModelSim的接收机捕获算法仿真，刘宇隆，吴晓非，本文探讨了GPS捕获算法原理，并对其算法的FPGA设计基于ModelSim仿真器进行仿真。仿真时利用已搭建好的一套基于C语言的接收机系统仿真�

分析了符号同步对接收机性能的影响，提出了改善多径效应带来符号间干扰的一种同步算法。通过减小相关运算的长度和增加接收OFDM符号数，来保证粗同步的符号时刻位于最大多径时延和符号时刻之间。对于符号偏差带来

这是一个基于verilog语言的分频器的设计的代码，在设置的位宽范围以内任意系数的分频器均可以采用本代码。当然，讲寄存器的位宽设置更高，可以继续增加分频系数