一种基于FPGA的三相锁相环设计方法
一种基于FPGA的三相锁相环设计方法，汪志勇，舒泽亮，提出了一种可编程逻辑门阵列(FPGA)实现锁相环的设计方法。介绍了包括鉴相器(PD)、环路滤波器(LoopFilter)和压控振荡器(VCO)等在内的锁相�
用户评论
推荐下载
-
锁相环程序
mc9sxs128的锁相环程序，锁定在32m
44 2019-02-28 -
数字锁相环
数字锁相环verilog HDL实现 功能是基本实现 ，欢迎大家使用改正。谢谢
24 2019-03-07 -
锁相环matlab
Phase-locked loop matlab
55 2019-06-25 -
单相锁相环
singlephasevoltagePLL,simulinksimulationmodel
22 2019-07-10 -
锁相环介绍
该文档是关于飞思卡尔芯片（S12XS128）中锁相环的具体介绍，包含锁相环的定义，如何设定等等，有助于学习者得学习。
20 2019-05-06 -
锁相环资料
非常详细的PLL资料，ADI资深工程师提供
29 2019-05-13 -
锁相环详解
文档详细介绍了锁相环技术，深入浅出分析了pll的工作原理，图文并茂，是难得的好资料
28 2019-07-25 -
锁相环通信
英文通信系统，与锁相环相关，数字化接收机
22 2020-01-13 -
pll锁相环
所谓锁相环路，实际是指自动相位控制电路（APC），它是利用两个电信号的相位误差，通过环路自身调整作用，实现频率准确跟踪的系统，称该系统为锁相环路，简称环路，通常用PLL 表示。锁相环路是由鉴相器(简称
13 2023-01-03 -
锁相环应用
锁相环介绍及应用,高频电子线路常用器件 调制与解调
13 2020-08-16
暂无评论