幅值和频率计(封装版).

用FPGA实验板写的简单频率计使用verilog语言觉得还不够的话还可以自己进行修改其实也很简单的

学习笔记１：５位频率计;这是一个5位数的频率计程序，主频为12M，T1用于计数，T0用于1MS定时，;1MS到，读T1的高8位和低8位计数值，这是双字节的，因此最高测65535Hz频率。

用VHDL语言实现频率计的课程设计可用MAXLLUS或quartus实现

基于fpga的等精度测量频率计，满足15年电子竞赛E题所有指标，测量精度高，代码有详细注释并包含课程报告。

第一次用CPLD编写完成的频率计，虽然不是很有水平，但却实现了对各种信号的频率测量。

VerilogHDL语言的频率计，非常实用，已经通过编译，

该设计是一个完整的数字频率计，包含原理图和PCB及元件清单。原理图和PCB都是PDF格式的。可作为设计参考

500kHz简易频率计,做频率计器件参考的资料文档，有做相关的题目的可以参考一下。

简易频率计设计参考方案毕业设计有用大家都来看看

典型的频率计VHDL程序，并附有MODELSIM仿真波形加以说明！