基于FPGA的等精度测频，时钟频率clk为25MHz,时间门槛为1s,f为被测频率，测试时用155MHz.my_uart_tx.v与speed_setting.v为非原创，为特权同学配套书籍，仅作学习。