在序列密码算法中，反馈移位寄存器的操作使用频率高且移位位宽和反馈网络灵活多变。针对目前还没有一个通用可配置且支持不同规模的移位寄存器实现方法，利用通用可重构处理器基本运算单元数据流和控制流可配置的特点，充分挖掘移位寄存器中并行流水潜力，在通用可重构处理器上，设计反馈移位寄存器的四种不同实现方案，并对算子在通用处理器以及可重构处理器模型上进行性能对比分析。实验表明，运用可重构的方法实现A5密码算法中的反馈移位寄存器效率较IntelATOM230处理器提高12.6倍。最后在考虑可重构处理器资源制约的条件下，对反馈移位寄存器的实现方法进行优化讨论。