此设计是采用VERILOG代码设计,可用于任何FPGA开发板,此程序为西安邮电学院课程设计报告,已经过严格测试。