这是我接触到Verilog的第一个学习任务花了三个星期的学习，自己学习然后边学代码，只做了信号接收部分的testbench，发送同理，希望能给大家提供参考。