研究论文基于BP算法的QC_LDPC译码器的DSP实现

采用易于FPGA实现的归一化最小和算法,通过选取合适的归一化因子,将乘法转化成移位和加法运算。在高斯白噪声信道下,仿真该译码算法得出最佳的译码迭代次数,并结合Xilinx XC7VX485T资源确定量

对Turbo码的Log-MAP译码算法进行了研究,引入滑动窗技术对Log-MAP译码算法进行了优化,并设计了适合硬件实现的流水线结构的译码器。结合3G标准规定的数据速率,对译码器和交织器进行硬件电路的

基于matlab的tcm编译码器的设计与实现详述。

用verilog实现3——8译码器，经测试可用

LDPC码消息传递算法迭代译码BFBP算法

高吞吐量低存储量的LDPC码译码器FPGA实现

基于DSP的FFT算法实现的研究，李欢，，快速傅氏变换（FFT）可以明显地降低运算量，成为数字信号处理的基本工具和迅速发展的动力。本文利用德州仪器(TI)的TMS320C2XX系列DSP处

DD协议是一个经典的无线传感器路由协议。针对该协议能效方面的不足，提出一种能量高效的协议——自适应数据转发扩散协议（ADTDD）。通过自适应地控制节点的转发概率实现能量的高效利用。理论和仿真结果表明，

为了减少在低信噪比区的平均迭代次数和削弱LLR值的振荡，分析了中短码长LDPC码错误帧对应校验节点对数似然比及校验和变化的规律，提出了一种基于消息振荡及校验更新的改进BP译码算法。该算法通过提前结束迭

LDPC编译码技术的研究与实现