FPGA+USB68013+SDRAM+FIFO,GPIF模式读写4端口sdram,已在硬件平台上实现,altera环境,verilog语言