基于VHDL语言的高精度频率计

通过FPGA计算出频率值将数据发给单片机，单片机送到1602显示当前频率值。单片机和FPGA需要串联电阻限流。

VerilogHDL语言的频率计，非常实用，已经通过编译，

基于FPGA的verilog语言描述频率测量，数码管显示，0-60MHZ

基于传统测频原理的频率计的测量精度随被测信号频率的变化而变化。针对这一缺陷,提出了一种基于等精度测量原理的频率计设计方案。选用单时钟/机器周期的单片机STC12C5A60S2,其克服了普通8051单片

基于FPGA的高精度频率计的设计原理和实现方法，并结合论文毕业设计范文详细说明了该频率计在实际应用中的具体效果和意义。文章从硬件设计、算法优化等方面进行了全面的分析和讨论，为读者提供了有关高精度频率计

51单片机的汇编语言，是通过STC单片机编写的，可改变一些参数来改变频率计的范围

基于FPGA的等精度数字频率计，含代码的完整设计

此设计是基于FPGA的频率计设计。压缩包里有详细的项目和设计文档。硬件资料将在“我的资料”里上传。仅供大家下载参考学习。

48Mhz测量12Mhz以下频率,并通过数码管显示

频率计设计 vhdl fpga 毕业论文 已经通过论文答辩 有紡真图