利用verilog实现四位共阴数管动静态扫描显示0123

一个较为适合初学者（CPLD\FPGA）的VHDL语言程序

这是本人自己写的，能够运行的。用的方法很简单，就是根据自己画的电路图，原图翻译……应给便于理解吧。嘻嘻说实话，难度高的——咱也不会写啊！！！

四位密码锁.课程设计　毕业论文　ＥＤＡ　ＦＰＧＡ

C51程序四位数码管动态扫描让其中一位闪烁

用VHDL语言编写的一位全加器，并实现四位全加器，串行连接

数码管资料大全，一位，两位，三位，四位，含PDF几十份，兄弟绝对值

通过按键控制三位数码管上的数字加减可以用来积分

7位按键驱动数码管显示的电路图,驱动芯片用的AiP650 4位共阴数码管

Altium designer软件 pcb图四位直插式数码管封装,可以直接用,

ARM四位一体数码管源代码基于ARM7的内含多个常用的功能驱动函数