VerilogHDL是硬件描述语言的一种,用于数字电子系统设计。它允许设计者用它来进行各种级别的逻辑设计,可以用它进行数字逻辑系统的仿真验证、时序分析、逻辑综合。它是目前应用最广泛的一种硬件描述语
高级FPGA设计:结构、实现和优化,中文版,孟宪元翻译+夏宇闻verilogpdf
电子-北航夏宇闻verilog讲稿ppt.rar,单片机/嵌入式正点原子FPGA
verilog数字系统设计教程-夏宇闻第2版ppt课件
北航泰斗夏宇闻老师经典力作_Verilog_HDL_数字系统设计教程的配套PPT
VerilogHDL数字设计与综合夏宇闻译
夏宇闻verilog数字系统设计教程的PPT及练习答案,非常好的资料!!!!!!!!
北航夏宇闻verilog讲稿ppt语法入门.ppt
Verilog HDL入门(第三版)【夏宇闻】.pdfVerilog HDL数字设计与综合 夏宇闻译(第二版).pdfVerilog数字系统设计教程(第2版).pdf
Verilog HDL入门(第二版),网上的所谓第三版都是假的,就是这个第二版。一页页的去除水印,合并了内容和书签。不容易啊,大家支持下吧
