ADS1220调试Verilog代码
基于CycloneIIFPGA调试TI公司24位AD芯片ADS1220,使用AIN0单通道,连续采样模式,外部基准信号。代码时序正确,采样结果正确。若采样结果跳动叫严重,可用示波器测一下采样信号的噪声,因为这款芯片是24位的,采样分辨率很大,大部分的跳动都是因为给的采样信号精度不够。
另外,亲测可用!
用户评论
推荐下载
-
RS译码verilog代码
RS(204,188)的verilog代码通过quartus9.0综合仿真
36 2019-07-28 -
CRC的verilog代码
根据多项式进行CRC计算,串行CRC,每个时钟计算8bit。用户可根据需要的多项式自行进行更改。
27 2019-07-18 -
24进制VERILOG代码
24进制VERILOG代码**************************************
16 2019-07-19 -
verilog数字跑表代码
用verilogHDL编写的一个具有“百分秒、秒、分”计时功能的数字跑表,可以实现一个小时以内精确至百分之一秒的计时,注释比较清晰,容易看懂,还可以增加小时的计时功能
19 2019-07-05 -
DDS的verilog代码
本代码利用Verilog编程,利用QUARTUSii仿真软件能够产生一个正弦波和一个余弦波。
20 2019-07-08 -
FPGA TFT verilog代码
FPGA——TFTverilog代码
31 2019-07-10 -
jtag的verilog代码
这个文件用Verilog语言描述了jtag的功能
30 2019-05-07 -
6024进制VERILOG代码
60进制VERILOG代码,*********************
20 2019-05-06 -
电梯的verilog代码
电梯程序的verilog实现经过quartus验证通过
25 2019-05-13 -
中值滤波verilog代码
verilog编写的中值滤波
26 2019-06-01
暂无评论