修数字逻辑与数字电路课程时的一些实验报告 《数字逻辑与数字电路》实验指导 实验1．VerilogHDL输入方式组合电路的设计 多路选择器和三人表决电路的设计 (1)实验目的：进一步熟悉QuartusII的VerilogHDL文本设计流程，组合电路的设计仿真和硬件测试。 (2)实验内容1、多路选择器的设计： 根据教材5.1节的流程，利用QuartusII完成2选1多路选择器的文本编辑输入(MUX21.v)和仿真测试等步骤，给出仿真波形。 在实验系统上硬件测试，验证此设计的功能。对于引脚锁定以及硬件下载测试，a和b分别接来自不同的时钟；输出信号接蜂鸣器。最后进行编译、下载和硬件测试实验