针对正弦信号发生器设计中，直接数字频率合成技术存在相位截断误差的问题，以神经网络为技术基础，以FPGA为硬件核心，提出了一种新型的高频正弦信号发生器设计方案，有效克服了上述问题。阐述了这种方案的工作原理、电路结构以及设计思路和方法。经过设计和仿真测试，系统的主时钟频率可以达到95MHz且不占用ROM存储空间，输出的正弦信号为2.5MHz时，输出信号的杂散抑制为80dB，可见该方案资源占用率低，无相位截断，输出信号杂散小且输出频率较高。