xilinx ddr ip

FPGA芯片PCI总线IP核设计源码，端口定义非常清楚，已测试通过

Xilinx系列FPGA芯片IP核详解_刘东华编著_北京：电子工业出版社_2013.09_P536

Xilinx_IP core design FIR filter.pdf

产品概述： SATA3.0主控制器是我公司自主研发的FPGAIP核，为用户屏蔽复杂的SATA协议，使用户通过简便易用的逻辑接口即可实现对SATA接口硬盘的快速读写控制。 技术特性： 纯FPGA逻辑实现

非常适合FPGA学习的资料，对于XIlinx公司的fpga内核了解非常有帮助

xilinx DS 444:IP Processor Block RAM (BRAM) Block (v1.00a)

DDRDDR2DDR3文档初始化，使用等

本资料包含DDR3的发展概述，读写时序控制和IP核的建立

仿真还是在Altera 最新的开发套件Quartus II 15.0中进行。首先创建工程,我将工程命名为DDR2_SIM,器件选择我比较熟悉的EP4CE10F17C8,仿真工具选择modelsim –

本文主要介绍了DDR4,DDR3,DDR2,DDR1及SDRAM的特点以及他们之间的不同。