：设计1个应用于高精度sigma-delta模数转换器(Σ-ΔADC)的数字抽取滤波器。数字抽取滤波器采用0.35μm 工艺实现，工作电压为5V。该滤波器采用多级结构，由级联梳状滤波器、补偿滤波器和窄带有限冲击响应半带 滤波器组成。通过对各级滤波器的结构、阶数以及系数进行优化设计，有效地缩小了电路面积，降低了滤波器的 功耗。所设计的数字抽取滤波器通带频率为21.77kHz，通带波纹系数为±0.01dB，阻带增益衰减120dB。研究 结果表明：该滤波器对128倍过采样、二阶Σ-Δ调制器的输出码流进行处理，得到的信噪失真比达102.8dB，数 字抽取滤波器功耗仅为49