高速时间交错ADC 数字校准

自己动手做的系统时间校准demo参考了一些网络上的代码，win7系统下要以管理员打开exe才能校准成功

电脑最好用的调节时间软件，只要有网络，你的电脑时间永远准确无误！

标准时间校准.EXE 可以把你的电脑时间调到北京标准时间

您在测试ADC的SNR时,您可能会连接一个低抖动时钟器件到转换器的时钟输入引脚,并施加一个适度低噪的输入信号。如果您并未从您的转换器获得SNR产品说明书标称性能,则说明存在一些噪声误差源。如果您确信您

本文介绍对于了解高速ADC电源设计至关重要的各种测试测量方法。为了确定转换器对供电轨噪声影响的敏感度,以及确定供电轨必须处于何种噪声水平才能使ADC实现预期性能,有两种测试十分有用:一般称为电源抑制比

高速设计往往易被忽视或者相当重要。系统电路板布局已成为设计本身的一个主要组成部分,因此,我们必须了解影响高速信号链路设计性能的机制。尽管身为工程师,但我们也很可能“制造”较多麻烦。因此,切忌过分挑剔而

摘要: 本文分无源和有源抗混叠滤波电路两种情况,分析高速高精度数据采集系统对放大器驱动能力的要求,指出习惯上的无源抗混叠滤波器已难以满足精度要求和对放大器容性负载的驱动能力过于苛刻,有源抗混叠滤波器能

欠采样或违反奈奎斯特(Nyquist)准则是 ADC 应用上经常使用的一种技术。射频(RF)通信和诸如示波器等高性能测试设备就是其中的一些实例。在这个“灰色”地带中经常出现一些困惑,如是否有必要服从

本文以一些典型的基奉模拟IC为设计基础,着重对延迟锁相环电路的各个单元电路设计逐一进行了分析和研究,并对总体电路进行了功能和参数的模拟分析,其结果较为满意。

本文介绍对于了解高速ADC电源设计至关重要的各种测试测量方法。为了确定转换器对供电轨噪声影响的敏感度,以及确定供电轨必须处于何种噪声水平才能使ADC实现预期性能,有两种测试十分有用:一般称为电源抑制比