关于交织器VHDL代码

用VHDL语言编写的实现交织编码和解交织功能的代码。交织采用按行写入，按列读出的方法实现。主要包括：信源信号产生（20位的m序列），交织器，解交织器。为实现流水线的操作，采用了两个交织器和两个解交织器

8*8 interleaver code VHDL

1024字节进行交织深度为4的交织代码，仿真没问题

数字交织器的源代码.rar

2-bit interleaver interleaver in digital communication

用于信道编码中交织叫交织 包括72位的和120位的

7*7 block interleaver

二次同于映射交织器的实现代码。符号长度为2的n次幂。

该压缩包包括：基于Xilinx公司的Vivado 2016.4开发软件设计的DVB-S卷积交织器工程代码，包含FPGA工程及运行仿真；该代码设计巧妙，占用资源相对较少，在相应的更高版本的软件都可运行代

Deinterleaver verilog programming