一个简易的自制抢答器

本抢答器电路是多路抢答，可暂停，计时等多种功能。

我的8路抢答器

这是数字电子技术课程设计要用到的，本人整理一下，绝对有你想要的，有你想不到的！

基于VHDL语言的抢答器的设计，里面有程序

实现抢答，有一组抢答时，其它组抢答无效，回答完后主持人清除后再继续下一题。

基于三菱FX2N做的PLC抢答器，GX-DEVELOPER编辑

FPGA-based responder design

1，用了3个输入代表抢答按钮，如果想设置更过直接更改；2，初始时倒计时为10s；3，如果倒计时为10s没人抢答，按下复位键，重新开始抢答；4，在倒计时10s内有人抢答，则倒计时停止减一

JAVA窗体做的抢答器Server是服务器Client是客服端

设计一个多路智力抢答器电路，要求可同时供8名选手参加比赛，并且设置一个由主持人控制的开关，用来控制系统清零和抢答。