Verilog源代码,有注释,仿真通过,上板验证通过,工作时钟频率约为0.8M/s。不调用IP,纯逻辑实现,可用于各种FPGA和CPLD。