论文研究多码率LDPC码编译码器的FPGA实现 .pdf

PCM codec system

多种多进制LDPC码译码算法及其硬件实现比较，蔡琛，黄勤，本文主要针对多进制LDPC码译码算法及其硬件实现，对此领域的背景知识和国内外研究现状进行了概述。文中首先对国内外多进制LDPC码的�

高速VITERBI译码器的研究与设计，李选中，李庆，设计了一个高速(2,1,6)Viterbi译码器，通过采用并行基-4结构和比特级进位保存算法（Carry-SaveArithmetic），改进了Vi

一种CMMB系统中高性能RS译码器的FPGA实现，刘来增，陈昕，RS码因具有很强的纠突发和随机错误的能力而广泛用于各种通信系统中。采用便于实现并性能较好的BM算法，本文设计并实现了CMMB系统中�

Turbo译码器的低功耗设计，卢彦民，胡庆生，该文综述了几种不同的Turbo码译码器低功耗设计方法。分别从迭代次数、译码器的闲置状态、存储器的结构、数据的读写方式、比较单元�

电力线信道的噪声干扰很强，严重影响通信系统性能。文章提出了一种适于电力线通信中LDPC码的译 码器硬件结构优化方法，并通过FPGA设计实现。算法的修正过程只包含简单的算术和逻辑运算，便于FPGA

西安电子科技大学硕士学位论文,系统介绍了LDPC码编译码原理，重点研究了围长设计和快速编码方法。

关于LDPC码的简单编译

一种改进的无线光通信LDPC码译码算法 很详细

LDPC码并行译码算法的研究及其基于CUDA的实现