文中描述了基于AlteraQsys系统创建一个自定义component的流程,以通用读写端口为例,给出用Verilog和VHDL语言,方便入门