《systemverilog 数字系统设计》

默认的VIM语法高亮是不包括SystemVerilog语言的,资料是Windows下的SystemVerilog语法高亮配置文件。注意使用时修改文件名保持与filestyle.vim中的设置保持一致。

验证与设计不同，尤其是初学者，验证会成为一盘散沙——无规可循。然而为了能够实现验证平台的重用，需要标准的验证语言和标准的验证库。这样一来在验证的过程中只需要调用验证库中的库单元就可以实现验证的重用

SystemVerilog构建于IEEEVerilog2001委员会所作的工作之上。本参考手册为英文原版，虽然为3.1a，但包含了绝大部分SystemVerilog特性。Accellera’sExte

systemverilogLRM3.0,非常好的东东

Springer英文原版pdf电子书，非扫描版。VerificationMethodologyManualforSystemVerilog,byJanickBergeron...

Digitalsystemdesignwithsystemverilog作者：MarkZwolinski年份：2009年10月

该文档适用于SystemVerilog初学者看，非常经典的书籍

ComparisonofVHDLVerilogandSystemVerilogVHDLVerilogandSystemVerilog的比较

作者以一个使用者的身份介绍如何开发验证环境，里面列出了很多的规则和方法，国内有中文版本的。个人感觉还是英文的描述比较好...

此外，你也可以使用SystemVerilog来替代testbench，这样效率会更高一些。如果你是做IC验证的，就必须掌握SystemVerilog和验证方法学（UVM）。